Accueil Entreprises Recherche G2RM Actualités Notes et docs Formation Plan du site
Présentation DRO
Diagramme de phases

Sur verre PTFE

Phase 1
Phase 2
Phase 3
Phase 4, 5 et 6
Phase 7
Fichier touchstone
Bibliographie

 

Sondeur 60 GHz

Retour notes et docs

 
 
Oscillateurs à Résonateur Diélectrique

Exemple de conception sur du substrat verre PTFE :

 

Phase 3 :

On optimise la contre réaction de source pour obtenir une partie réelle de l'impédance de grille la plus négative possible. Les fichiers " Touchstone " de cet exemple sont regroupés en annexe.

Les résultats de cette optimisation sont présentés dans les Fig 8 a et b .

Figure 8 a

Partie réelle de l'impédance vue de la grille du transistor

 

Figure 8 b

Partie imaginaire de l'impédance vue de la grille du transistor

Copyright © 2015 Aceli - tous droits réservés